随着半导体制造工艺的发展，CMOS图像传感器、Memory、Logic、RF及MEMS等器件模块的发展方向将朝着3D架构积极迈进。未来的技术将更多以3DIC的方式，而不是在一块IC上整合多个设计功能模块的形式。但可以肯定的是通往3DIC的道路将是漫长的。

 　　全球3D封装技术蓝图

 　　根据调研公司Yole观点，3DIC预计要在2015年才能够实现，在此期间将会经历5个不同的发展阶段。每一阶段的封装技术并不会取代上一阶段，而是各种技术共存，以满足不同成本及特定应用的需求。

 　　目前正处于第一阶段（3D-WLPEra），采用晶圆级封装减小封装尺寸及降低成本，引线键合正在被诸如TSV（通孔硅技术）的3D互连所代替。第二阶段（3DTSVStackEra）将实现同种存储芯片的3D堆叠，NAND闪存率先实现，DRAM紧随其后。第三阶段（3DFusionEra）大约出现在2010年，将成为3D技术的关键节点，TSV技术将更多用于前段制程，并将垂直集成不同功能单元芯片。第四阶段（3D-Logic-SiPEra）（2012年以后），存储芯片与逻辑芯片将能够直接堆叠，通孔更小（小于5um）互连密度更高。第五阶段（Ultimate3DIC），最终实现3D集成芯片。

 　　Nokia与Intel关于TSV规划

 　　TSV作为新一代封装技术，是通过在芯片和芯片之间，晶圆和晶圆之间制造垂直导通，实现芯片之间互连的最新技术，能够在三维方向使得堆叠密度最大，而外形尺寸最小，大大改善了芯片速度和低功耗性能。

 　　手机是加速开发3D封装的重要动力，手机已从低端（通话和收发短消息）向高端（可拍照、电视、广播、MP3、彩屏、和弦振声、蓝牙和游戏等功能集成）发展，并要求手机体积小，重量轻且功能多。高端手机芯片需要拥有强大的内存容量。诺基亚公司技术平台高级工程经理KauppiKujala称，存储器通孔硅（TSV）封装技术将很快应用到手机中，然而，采用TSV技术将不同芯片垂直互连，真正实现3DIC，估计需要10年时间（图2）。另外，PoP及SiP封装技术也是未来发展方向，多种先进封装技术将共存。Kauppi称，为最终达到3DIC的目标，KGD（合格芯片）问题及TSV技术的标准化还有待于解决，另外需要寻找到促进技术更快发展的业务模型。

 　　Intel技术管理部门主管JerryBautista表示，将会在TeraScale多核处理器中采用TSV技术(图3)，从而解决内存带宽及内存延迟（latency）问题。他表示，Intel正在努力解决3D封装所面临的难题，而处理器生成的热量高于内存，因此将它们整合在一个封装中需要复杂的热管理技术，在Intel努力下，这一问题已得到了初步解决；另外针对KGD（优良芯片）问题也提出了多种解决方案。Intel预计在未来5-10年内，采用TSV技术的HPCs产品及desktopworkstation将问世。IBM也在积极备战，计划在2008年商业化生产采用TSV技术的通讯样品。

 　　设备厂商积极配合

　　TSV互连尚待解决的关键技术难题之一是通孔的刻蚀，目前通常有两种方法：激光钻孔以及深反应离子刻蚀（DRIE）。激光加工系统供应商Xsil公司为TSV带来了最新解决方案，Xsil称激光钻孔工艺将首先应用到低密度闪存及CMOS传感器中，随着工艺及生产能力的提高，将会应用到DRAM中。在TSV刻蚀设备领域，LamResearch推出了第一台300mmTSV刻蚀设备2300Syndion，并已发货至客户。而Aviza针对TSV先进封装也推出了Omegai2L刻蚀系统，日月光（ASE）已宣布将采用此系统作为先进制程技术的研发。

 　　EVG公司自2002年起，便致力于针对3D集成开发300mm晶圆键合设备，其首款300mm多反应腔3D键合系统将在08年第一季度出货。CEA-Leti及SET成功开发出新一代高精度（0.5um）高键合力（4000N）的300mm晶圆器件键合设备FC300。