导体行业讨论3D IC已经有段时间了，在围绕新兴技术的宣传声中人们很容易陶醉其中。三维芯片已经有批量交货，因此从技术上是完全可行的，而且对于内存行业的这类用户来说可以提供足够高的经济效益。这种新器件使用了称为硅通孔(TSV)的垂直连接器，可用来直接连接包含有源逻辑的裸片。设计三维芯片有助于缩短路径长度，从而提高运行速度。内存芯片使用定制版图，除了验证外不需要使用EDA软件。

 
由三星、美光和IBM设计的混合内存体原型

那么，为何芯片行业的其他领域还没有采纳3D IC呢？由于目前大多数公司所使用的并不是最新工艺节点，因此借助更低工艺开发新产品具有较低风险。对于大众化市场产品来说，他们最可能使用更小的工艺节点，目前看来单芯片解决方案要比3D IC更具成本效益。

更直接的问题是：在2.5D器件对大多数应用来说还是可行解决方案的情况下谁需要3D IC？2.5D技术允许处理器、内存堆叠体、混合信号元件、传感器和可重复编程内容被集成进单一封装，不受单种工艺的约束，也不需要使用中间层进行连接。对于芯片制造商如FPGA专业公司赛灵思来说，在Virtex-7系列可编程器件中采用2.5D技术是完全正确的技术和经济方案。

这就提出了电子行业是否已经为2.5D IC作好了准备的问题，因为2.5D IC会带来诸多新的制造、封装、设计和测试问题。在大多数公司见到接受额外风险所要求的必要回报之前，这些考虑因素需要整合进设计自动化和制造流程中。

构建2.5D芯片需要使用中间层，这种中间层一般就是芯片内部的一块PCB板。这里需要使用一些工具来优化这块PCB的版图设计、放置硅通孔以及处理系统级连接关系。裸片通过微型锡球连接到中间层。必须对EDA提取工具作进一步扩展，以便考虑到硅通孔、微型锡球和中间层布线方面的寄生效应。还必须针对2.5D芯片调整信号完整性、时序和功耗分析功能。热分析工具必须能够计算整个堆叠体的温度梯度。

现在要求考虑所有IC的供电网络结构和电流负载以及中间层、封装和PCB寄生效应。

寄生效应通常包含在工艺设计套件(PDK)中。eSilicon公司制造技术总监Javier DelaCruz解释说：“业内有少数几家公司投重资于研发，而且这些公司已同意全球主要的代工厂进行特殊访问，并具有首批应用新技术的专有权。这些公司对他们使用的设计规则有保密要求，因此已经在研发结果基础上开发出了他们自己的PDK。”

Synopsys公司3D IC策略与营销部高级总监Steve SMIth透露，该公司从台积电(TSMC)等代工厂获得了工艺数据和基本规则，也了解到这些规则还需要不断优化。受代工厂控制的敏感设计数据包括硅通孔尺寸及围绕硅通孔的设计规则等。Synopsys设计的工具用于确保必要机制的存在，但公司并不关心准确的数据。“作为环路的一部分，TCAD工具允许代工厂分析热应力等数据，从而帮助代工厂进一步优化设计规则集,SMIth表示。

Atrenta公司营销副总裁Mike Gianfagna表示同意：“EDA工具可以用来帮助早期测试手段的开发。这些工作将推动工艺的成熟和良率的提高。”

集成测试

测试是需要专门关注的另外一个领域，必须集成进制造过程中。应该在晶圆级测试每个裸片、创建确知良好的裸片堆叠体吗？在装配后应该再次测试裸片吗？它们是如何实现隔离和访问的？新兴的iJTAG(IEEE 1687)标准将使测试结构的嵌入变得更加容易。

泰克公司嵌入式仪器部首席架构师Brad Quinton表示，“有了3D IC后，功能方面的集成可能会加速，而难以探测的高速串行接口将被不可能探测的裸片至裸片接口所代替。”

与比较传统的板级芯片解决方案相比，使用2.5D IC具有一些显著的优势。例如，裸片之间的通信具有低得多的电容和更短的延时，在与宽I/O等技术结合使用时，能够消除瓶颈，并提高系统性能。

Nimbic公司首席执行官Raul Composano指出，虽然Jedec组织在标准化这些接口，但仍有许多问题。“特别是对于逻辑上的内存来说，通过硅通孔驱动的宽I/O标准在电源管理方面具有特别吸引人的特性。”Mentor Graphics公司总经理Joseph Sawicki表示。根据这些业内执行官们的分析，完全可以得出这样的结论：2.5D IC已经为那些需要它们的人作好了准备，虽然还有一些棱角必须要打磨。与此同时，随着数据和经验的积累，EDA工具也在帮助进一步完善2.5D IC。

至少目前还不清楚，除了早期采纳者外还有多少公司会接纳3D IC的前景和风险。

Brian Bailey是EE Times EDA设计专栏编辑，也是EDN杂志的特约编辑。Bailey还是一位从事ESL技术和功能验证领域的独立咨询师。他曾在Mentor Graphics公司担任首席验证技术专家。

>>相关产品