Imec和Atrenta联手为3D堆叠芯片开发先进的规划和分割设计流程，在芯片设计过程的早期就实现精准的分块和原型设计。这一早期的动作不仅有助于实现低成本的3D系统，还能通过减少设计迭代的数量缩短面市时间。从多个方面来说，3D芯片很有吸引力。

　　传统芯片体积越小，速度就越快。但缩小体积则会在实际操作中造成严重的问题，例如热性能会让制成的速度优势丧失。由于热管理的问题，高密度电路需要更细的导线，导线连接面积的减少又会导致导线电阻增加。而3D芯片则在上述方面表现更好。

　　3D芯片有两个主要的设计优势。第一，芯片面积减小了。第二，导线的平均长度变短，因此处理性能提升。此外，功耗优势也大有提升。3D设计能显著降低功耗，缩短导线以实现更少的寄生干扰。减低整体功耗让热耗散的难度整体降低，同时也降低了成本。

　　对于今天通信应用而言，带宽的改善是设计中另一个主要的因素。3D整合为各层芯片之间的垂直连通创造了新的机遇，让更高带宽的总线得以实现。

　　前方的障碍

　　3D芯片设计方面有一些好消息，但也有一些技术上的阻碍需要克服。制造3D芯片需要额外且复杂的生产流程，这必然会增加产品出现缺陷的可能性，因此必须实施严格的产品质量控制。

　　为了全面实现3D芯片的应用优势，设计方法和工具也必须跟上来。

　　早期规划与模块分割是设计3D堆叠裸片这样的创新应用的根本。用于任意系统设计问题（front to front、front to back、硅基板、切割技术选择、微通孔配置、分割等等）的潜在解决方案正变得多样化。

　　在多个全面设计中识别工程解决方案非常昂贵且耗时。因此在细节实现开始前的设计流程早期进行精确层次化与概要设计就非常有利。

　　将Atrenta SpyGlass Physical 3D概要设计工具制作出的设计平面图与通过Imec开发的应力模型合并之后。设计师就可以快速访问不同的scenario，在全面设计实现之前做出最好的选择。